by Após um acordo firmado em julho de 2012, onde ARM e a TSMC comprometeram-se a trabalhar em conjunto para otimizar a nova arquitetura ARM v8 de 64 bits, a TSMC anunciou dia 16/10 que a nova arquitetura ARMv8 está prevista para utilizar o seu recente processo FinFET de 16nm! Segundo o site EE Times, as primeiras amostras “de risco” estariam disponíveis em novembro de 2013. Ainda segundo o roadmap da TSMC, o processo está previsto para atingir 10nm em 2016!
A arquitetura ARMv8 irá incluir um novo estado de execução de 64 bits, batizado de AArch64, além de outro, de 32 bits e compatível com o ARMv7 (AArch32). Segundo a ARM, as instruções AArch64 terão tamanho fixo de 32 bits, serão de mais fácil decodificação (resultando redução de hardware e ganho de performance), suportarão operandos de 32 e 64 bits e terão endereçamento de 64 bits. Haverá grande redução das instruções condicionais e não haverá instruções de carga/armazenamento múltiplo (LDM e STM), além disso, foram adicionadas instruções de carga e armazenamento capazes de lidar com pares de registradores. Na nova arquitetura haverá 31 registradores de uso geral (X0 a X30, no entando o X30 é o PLR procedure link register e não é de uso geral).
As instruções SIMD e de ponto flutuante no modo de 64 bits funcionaram de forma similar a da versão já existente de 32 bits, mas haverão mais 32 registradores de 128 bits e que poderão ser utilizados como registradores de 64 bits. Além disso há suporte pleno ao padrão IEEE754, inclusive os modos de arredondamento, denormalização e manipulação de NaN (Not a Number).
Segundo a ARM, a nova arquitetura herda alguns conceitos do Cortex-A15, mas com níveis de performance e consumo muito superiores. Os chips são focados principalmente nos mercados móveis de alta performance e de servidores.