E31

FE310G: um microcontrolador open source RISC-V – Sistema de Interrupções

Neste segundo artigo sobre o RISC-V (também publicado no portal Embarcados) eu falo um pouco sobre o sistema de interrupções e de processamento de exceção do RISC-V e sobre a primeira implementação em silício do RISC-V, o FE310G da SiFive.

FE310G: um microcontrolador open source RISC-V – Introdução

Que tal utilizar um microcontrolador de alto desempenho e de código/hardware aberto? Nesta série de artigos (também publicado no portal Embarcados) eu falo um pouco sobre o FE310G desenvolvido pela SiFive, a primeira implementação comercial do core RISC-V. Para quem